1.引(yǐn)言

在許(xǔ)多現代(dai)化的工(gōng)業生産(chǎn)如冶金(jin)、電力等(deng)，實現對(duì)溫👄度的(de)精度✌️控(kòng)制至關(guān)重要的(de)，不僅直(zhi)接影響(xiǎng)着産👄品(pin)的㊙️質量(liàng)，而且還(hai)關👅系到(dào)生産安(ān)全、能源(yuan)節約等(děng)一♌系列(liè)重大經(jing)濟🐅指标(biāo)。

PID控制由(you)于其魯(lu)棒性好(hao)，可靠性(xing)高，在常(chang)規的溫(wēn)度控制(zhi)中應用(yòng)非常廣(guang)泛。目前(qian)工程的(de)實際應(yīng)用中，大(da)多數模(mo)🍉糊PID控制(zhì)器都利(lì)用單片(piàn)機軟件(jian)編程來(lai)實現，然(ran)而單片(piàn)機的指(zhǐ)令是按(àn)順序執(zhí)行的，實(shi)♋時性不(bú)強，加上(shàng)軟件實(shí)現容易(yi)受㊙️外界(jie)的幹擾(rao)，抗幹擾(rǎo)性能力(lì)差，對于(yú)實時性(xìng)🌈要求很(hen)高和外(wai)界幹擾(rao)比較嚴(yán)重的系(xi)🐅統不太(tai)适宜。本(běn)🐇文選取(qu)FPGA(現場可(ke)編程門(men)陣列)作(zuò)爲系♍統(tǒng)的主控(kong)制芯片(piàn)，FPGA所有的(de)信号都(dōu)是時鍾(zhōng)驅動的(de)，對于程(cheng)序的執(zhí)行具有(you)⭐并行運(yùn)算的能(néng)力，顯著(zhe)的提高(gao)了系統(tong)控制的(de)實時性(xìng)，在FPGA内部(bù)🚩硬件實(shi)現還可(ke)以防👌止(zhǐ)像單片(piàn)機程序(xu)⭐一樣，在(zài)惡劣的(de)環境條(tiáo)🌂件下發(fā)生程序(xù)跑飛的(de)問題。尤(you)其是現(xiàn)在FPGA器件(jiàn)有越來(lái)越多的(de)參考設(she)計方案(àn)以及IP(知(zhī)識産權(quán)🚶)核🈲心庫(ku)方面的(de)支持。利(li)用FPGA設計(ji)的PID控制(zhi)器一方(fang)面可以(yǐ)将實現(xiàn)PID算法的(de)模塊單(dan)獨作爲(wei)控制模(mo)塊來使(shǐ)用，直接(jie)去實現(xiàn)對控💘制(zhi)♈對象的(de)調節，另(ling)一方面(miàn)，基于FPGA的(de)🙇‍♀️PID控制算(suàn)法也可(ke)以将💛其(qí)作爲系(xi)統内的(de)IP核，以便(biàn)在多路(lù)或複雜(za)的系統(tong)上直接(jie)調用，加(jiā)😄快研發(fa)設計速(sù)度。

2.PID算法(fǎ)分析

2.1 離(lí)散PID算法(fǎ)

PID控制系(xi)統是一(yī)個簡單(dān)的閉環(huan)系統，如(ru)圖1所示(shì)，PID系統框(kuang)圖中🈚，整(zheng)個系統(tǒng)主要包(bao)括比較(jiao)器、PID控制(zhì)器和控(kòng)制☂️對象(xiàng)，其中PID包(bao)括三個(ge)環節，即(ji)比例、積(ji)分和微(wēi)分。

圖1 PID系統(tǒng)框圖

圖(tú)1中的r(t)作(zuo)爲系統(tǒng)的給定(dìng)值，y(t)作爲(wei)系統的(de)輸出值(zhí)，e(t)是給定(ding)值與輸(shu)💋出值的(de)偏差，所(suo)以系統(tǒng)的偏差(cha)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xi)統中的(de)中間便(biàn)量，既是(shì)偏差e(t)通(tōng)過PID控制(zhi)算法處(chu)🏒理後的(de)輸出量(liàng)，又是被(bèi)控對象(xiàng)的輸入(ru)量，因此(cǐ)模拟PID控(kong)制器的(de)控制規(guī)💰律爲：

其(qi)中，K_P 爲模(mo)拟控制(zhi)器的比(bǐ)例增益(yi)，T_I 爲模拟(ni)控制器(qì)的積分(fèn)時間常(cháng)數，T_D 爲模(mó)拟控制(zhì)器的微(wei)分時間(jian)常數。